簡易檢索 / 檢索結果

  • 檢索結果:共17筆資料 檢索策略: "Yuan-Hao Chang".ecommittee (精準) and cdept.raw="資訊工程系"


  • 在搜尋的結果範圍內查詢: 搜尋 展開檢索結果的年代分布圖

  • 個人化服務

    我的檢索策略

  • 排序:

      
  • 已勾選0筆資料


      本頁全選

    1

    Latency-Aware Management Scheme for Healing Solid-State Drives
    • 資訊工程系 /103/ 碩士
    • 研究生: 陳昶儫 指導教授: 謝仁偉
    • In recent years, flash-memory-based Solid-State Drive (SSD) has gradually replaced HDD as main stor…
    • 點閱:212下載:4

    2

    基於時間戳記的固態硬碟熱資料辨識機制
    • 資訊工程系 /103/ 碩士
    • 研究生: 阮文侠 指導教授: 謝仁偉
    • 快閃記憶體是一種非揮發性的記憶體,目前已廣泛的被作為許多手持裝置、消費性電子產品及資料中心的儲存媒介,其原因是由於具有重量輕薄、高效能、低功耗及防震等等,然而,由於快閃記憶體本身在複寫之前必須先做抹…
    • 點閱:237下載:4

    3

    Scale-RAID: An Efficient Scaling Scheme for SSD-based RAID-6
    • 資訊工程系 /104/ 碩士
    • 研究生: 陳柏瑜 指導教授: 謝仁偉
    • none
    • 點閱:183下載:0
    • 全文公開日期 2021/08/16 (校內網路)
    • 全文公開日期 2026/08/16 (校外網路)
    • 全文公開日期 2026/08/16 (國家圖書館:臺灣博碩士論文系統)

    4

    Double Circular Caching Scheme for DRAM/PRAM Hybrid Cache
    • 資訊工程系 /100/ 碩士
    • 研究生: 管元弘 指導教授: 謝仁偉
    • DRAM is widely adopted as a cache for secondary storage due to its small access latency. Compared w…
    • 點閱:222下載:1

    5

    多處理器即時系統之省電排程
    • 資訊工程系 /98/ 碩士
    • 研究生: 林毅展 指導教授: 謝仁偉
    • 動態電壓調整是一種能有效降低微處理器能量消耗的技術,而由於製程的進步,加劇了漏電流的情況發生,也導致靜態功率大量地消耗,因此我們同時針對這兩種消耗功率來做改善,提出新的省電排程方式,應用在多處理器的…
    • 點閱:217下載:2

    6

    動態可設定場域可程式邏輯閘陣列之靜態漏電流最小化排程
    • 資訊工程系 /98/ 碩士
    • 研究生: 李暐屴 指導教授: 謝仁偉
    • FPGA在近幾年的商業或是學術應用上都非常熱門,而可動態設定的FPGA提供了一些新的功能(如xilinx的Vertex系列)可以減少排程的成本。但這樣的新設計可以提升排程的效率,卻會產生靜態漏電流的…
    • 點閱:191下載:1

    7

    SplitLSM: 在分區儲存固態硬碟上的LSM樹鍵值存儲的區域感知資料分配
    • 資訊工程系 /111/ 碩士
    • 研究生: 莊祐遠 指導教授: 謝仁偉
    • 在傳統的固態硬碟(SSDs)中,某些應用場景的性能受到硬體設計限制的制約。因此,出現了各種新的SSD架構,尤其是在需要頻繁寫操作的場景中,分區命名空間固態硬碟(Zoned Namespace SSD…
    • 點閱:272下載:0
    • 全文公開日期 2025/08/29 (校內網路)
    • 全文公開日期 2025/08/29 (校外網路)
    • 全文公開日期 2025/08/29 (國家圖書館:臺灣博碩士論文系統)

    8

    uC/OS-II 於多核心處理器平台之實作
    • 資訊工程系 /99/ 碩士
    • 研究生: 洪明璋 指導教授: 謝仁偉
    • 近年來, 嵌入式系統越來越強調大量運算、多媒體的整合, 以及穩固的通訊 功能, 因此單核心處理器已不敷需求。目前普遍的解決方法是透過多核心處理器 來滿足大量運算的需求; 嵌入式系統中, 多核心處理器…
    • 點閱:210下載:5

    9

    RDER: Using Read Disturbance to Enhance the Reliability of 3D-TLC NAND Flash Memory
    • 資訊工程系 /109/ 碩士
    • 研究生: 賴詩涵 指導教授: 謝仁偉
    • 干擾錯誤和保留時間錯誤是3D-TLC閃存中的兩種主要錯誤類型。 隨著的P/E cycles增加,氧化層變薄。 因此,存儲在電池中的電荷變得更容易丟失,這將導致Vth發生負向偏移。 同時,由於FN隧道…
    • 點閱:217下載:0
    • 全文公開日期 2025/11/19 (校內網路)
    • 全文公開日期 本全文未授權公開 (校外網路)
    • 全文公開日期 本全文未授權公開 (國家圖書館:臺灣博碩士論文系統)

    10

    A Novel Pseudo SLC for Dual-Mode Flash Memory
    • 資訊工程系 /109/ 碩士
    • 研究生: 呂志祥 指導教授: 謝仁偉
    • 為了增加MLC flash memory的整體效能,會把SSD 中一部分的MLC block 轉換成pseudo SLC block,能讓這些block 能夠有一般SLC block的效能,因為此時…
    • 點閱:189下載:0
    • 全文公開日期 2025/12/03 (校內網路)
    • 全文公開日期 本全文未授權公開 (校外網路)
    • 全文公開日期 本全文未授權公開 (國家圖書館:臺灣博碩士論文系統)